フランス国立研究所INRIAと米国の量子ハードウェア開発会社Alice & Bobの研究者が開発した新しいエラー訂正アプローチにより、量子コンピューティングの実用化がまた一歩近付くかも知れない。研究者らは、わずか1,500個の物理量子ビットで100個の信頼できる論理量子ビットを構築した事を報告している。

量子コンピューターは、量子ビットまたは量子ビットを使って情報を保存・処理する。従来のコンピューティングで使われている、0か1かのデジタルビットとは異なり、量子ビットは重ね合わせと呼ばれる両方の状態を同時に持つことができる。さらに、量子ビットは量子力学的に互いにリンクさせることができ、これは量子もつれ（エンタングルメント）として知られている。

そのため、量子コンピューターは複雑な計算を比較的短時間で行うことができる。将来的には、古典的コンピュータが何万年もかかるような計算を一瞬で終わらせられるようになるかも知れない。しかし、計算のペースが速いということは、エラーを修正しなければならないという欠点も伴う。これが量子コンピューターの導入における大きなハードルとなっている。

量子コンピューターにおけるエラー修正

この分野での先行研究によると、信頼性の高い論理量子ビットを計算ミスなく1つ作るには、約1,000個の物理量子ビットが必要だった。この規模では、Shorのアルゴリズムのようなアプリケーションを実行するには、2000万個の量子ビットが必要になる。これでは、量子コンピューティングに必要なインフラが増大し、導入が不可能になってしまう。

研究者たちは、エラーのない論理量子ビットを生成するために必要な物理量子ビットの数を減らすことに取り組んできた。そのアプローチのひとつが、位相反転や一次元エラー訂正符号を修正することである。Alice & Bobの研究者たちは以前、このアプローチにより、Shorのアルゴリズムを実行するのに必要な物理量子ビットの数を35万個に削減できることを実証している。これは60倍の改善である。

別のアプローチでは、研究者たちは低密度パリティチェック（LDPC）を使用している。LDPCは誤り訂正符号の一種で、情報の転送や共有における誤りを訂正するために必要なハードウェアを削減するものである。今回、Alice & BobとINRIAの研究者たちは、これら2つのアプローチを組み合わせることで、量子コンピューティングにおける新たな偉業を達成した。

1500量子ビットの量子コンピューター

IBMも昨年発表した論文で、エラー訂正にLDPCを使うことを提案している。しかし、同社のアプローチには長距離量子ビットの接続と高重量のスタビライザーが含まれていた。Alice & Bobは、彼らのアプローチは短距離の局所的な量子ビット相互作用と低重量のスタビライザーを使用し、それによってハードウェアを追加することなく並列論理ゲートを実装できると主張している。

Alice & BobのCEOであるThéau Peronnin氏は、「我々のアプローチは、時間、コスト、エネルギー消費という点で、量子コンピュータをより現実的なものにします。LDPCコードとcat量子ビットを用いたこの新しいアーキテクチャは、10万以下の物理量子ビットでショーのアルゴリズムを実行することができ、競合アプローチの2000万量子ビットの要件と比較して200倍の改善となります」と、述べている。

この理論的研究は、量子チップ上にゲートと短距離接続を実装することでLDPC符号を発展させた。研究結果はプレプリント・サーバーarxivで公開されている。エラー訂正のオーバーヘッドを減らすことで、1,500量子ビット程度の物理量子ビットで量子コンピュータを動作させることが可能になる。

Boston Consulting Groupのディレクター、Jean-François Bobier氏はプレスリリースの中で、「Alice & Bobのイノベーションを組み合わせることで、現在成熟しているハードウェア技術で、産業界に通用する論理量子ビットを実現することができます」と、述べている。

論文

• arXiv: LDPC-cat codes for low-overhead quantum computing in 2D

参考文献

• HPC Wire: Alice & Bob Advance Quantum Computing with Fewer Qubits Needed for Error Correction

研究の要旨

量子低密度パリティチェック（qLDPC）符号は、フォールトトレラント量子コンピューティング（FTQC）アーキテクチャのオーバーヘッドを大幅に削減するための有望な構成である。しかし、これらのコードのハードウェア実装には、長距離量子ビット接続、高重量スタビライザー、多層チップレイアウトなどの高度な技術が必要である。フォールトトレランスのハードウェアオーバーヘッドを削減する別のアプローチとして、ビットフリップエラーが設計により指数関数的に抑制されるボソニックキャット量子ビットを用いる方法がある。この研究では、両方のアプローチを組み合わせ、位相反転を補正する古典的なLDPC符号に連結された猫量子ビットに基づくアーキテクチャを提案する。このような位相反転LDPC符号を採用することで、2つの大きな利点が得られることがわかった。第一に、この符号のハードウェア実装は、2次元の短距離量子ビット相互作用と低重量のスタビライザを用いて実現することができ、現在の超伝導回路技術と容易に互換性を持たせることができる。第二に、局所的な接続性を維持しながら、耐故障性のある普遍的な論理ゲートの集合を、第二層の猫量子ビットを用いて実装する方法を示す。これらの古典的な符号の数値的な総当たり最適化を行い、アルゴリズムに関連する符号距離に対して最良の符号化率を持つ符号を見つける。その結果、最良の符号のいくつかはセルオートマトン構造を持つことを発見した。これにより、高い符号化率と距離を持つ符号のファミリーを定義することができる。最後に、回路レベルのノイズ下での符号の性能を数値的に評価する。物理的な位相反転エラー確率を仮定すると